HPCシステムズではエンジニアを募集しています。詳しくはこちらをご覧ください。
HPCシステムズのエンジニア達による技術ブログ

Tech Blog

HPC

NVDIA A100搭載水冷静音ワークステーションの検証を始めました。(1)

はじめに 昨今、HPCにおいてはCPU・GPUの演算性能が向上し、それに伴い必要な消費電力も増加しています。これにより、筐体内の熱を効果的に排熱する方法が課題となっています。この課題に対処する一つの方法として、水冷式が注目されており、当社でもデスクサイドに設置可能な水冷式ワークステーション『HPC5000-XSRGPU4TS-LC』の販売を開始しました。 今回は、この装置の外観・内観、およびGPU BurnにおけるGPUの検証結果をご紹介いたします。 スペック情報 プロセッサー 第4世代 インテル® Xeon® スケーラブル・プロセッサー (最大TDP 270W) ...
HPC

計算機もウソをつく ~丸め誤差について~

今回、倍精度浮動小数点演算時に発生する丸め誤差についてご報告します。みなさんには当たり前のこととおもいますが、HPC界は新参者の私には新たな発見の連続でした。 ある件で、線形代数演算ライブラリBLAS,LAPACKのことを調べているときに、理化学研究所計算科学研究センタ中田さんが公開されている資料「線形代数演算ライブラリBLAS とLAPACKの基礎と実践 (I) BLAS, LAPACK入門編 」を拝見していました。 この資料の中で、計算機の計算結果が、数学上の計算式と違うことがあるよ、こんなソースだよ、と教えてもらいました。 ある数aにある数bを足して、あ...
計算化学

Schrӧdinger 向けGPUクラスタシステム導入事例

Schrӧdingerでシミュレーションを行っている製薬企業のお客様に、当社の計算機クラスタシステムをご導入いただいた事例を紹介します。 Schrӧdingerは、最近ライセンス契約形態が変わり、GPU単位での課金からCUDAコア単位の課金になりました。そのため、計算手法とライセンスによっては、GPUを1枚そのままで使うよりも、MIGで分割して使ったほうがハードウェアリソース的にも経済的にも効率が良くなります。今回の場合では、   Desmond         → GPUを1枚そのまま   FEP+               → MIGで分割したGPU という運用が最適でした。...
HPC

第4世代 AMD EPYC 97X4 プロセッサー ベンチマーク

ベンチマーク報告書(PDF)のダウンロードはこちらからどうぞ! 概要 2023年6月13日、新コアを採用した第4世代 AMD EPYC™ 97X4 プロセッサー(開発コード名:Bergamo)がリリースされました。開発コード名Genoaの第4世代 AMD EPYC™ プロセッサーと比べると、論理的には「Zen 4」と同じながら物理設計を変更してCPUコアのエリアサイズが縮小されている、従来の4MB/コアから2MB/コアに3次キャッシュが縮小されている、1つのダイに2つのCCXが搭載されそれらがIoD経由で通信される、といった差異があります。この新プロセッサーは元々クラウドのワークロード向け...
計算化学

GRRMチュートリアル2023の参加者を募集しています

最新バージョン23をご好評いただいておりますGRRMについて、基本的な理論や使い方を修得することができるGRRMチュートリアルが今年も量子化学探索研究所主催で開催されます。久しぶりの現地開催となります。GRRMを使ってみたいので、基本的な使い方を学び、アドバンスドな内容にも触れてみたい、といった方に強くお勧めいたします! 開催概要やお申込みにつきましては以下をご参照ください。 GRRMチュートリアル2023 2023年度のGRRMチュートリアルが下記の要領で開催されます。  日時:11月24日(金)10:00-16:30  (受付開始: 9:30)  主催:NPO法人量子化学探索研究...
HPC

新しい Intel Compiler 、icx の clang version 調査方法とCUDAとの連携について

以前の記事で、C/C++言語の Intel Compiler について解説しました。 新しいコンパイラ、icx は LLVMというコンパイラ基盤を元に開発されています。 LLVMとは何か、という解説は、簡単に説明することはなかなか難しいのですが、 コンパイラを作成する際に、いわば土台となるようなものであり (このため、コンパイラ基盤という表現をされます)、 この土台を利用することで、コンパイラの開発・最適化が効率よく行えます。 近年、この有用性が評価されたためか、LLVMを利用したコンパイラは増加傾向にあります。 LLVMはあくまでコンパイラの土台にあたるものですが、LLVMと同...
DL

DGX H100は何が変わったのか?

はじめに この記事では、DGX H100について、背面図とブロックダイアグラムに着目した解説を行います。DGX A100と比較すると、DGX H100では規格が変更されたポートが導入されたり、安定した通信帯域の確保や高速なGPU間通信を実現するための工夫が凝らされています。DGX H100導入にあたっての参考にしていただけると幸いです。 背面図 まずは、サーバーの背面について、DGX A100とDGX H100を比較し、これまでの構成とどう変わったかを見ていきましょう。 上の図はDGX A100、下の図はDGX H100です。DGX製品に限らず、大規模な深層学習を実施するためのサー...
HPC

[要点を掴む] CUDAアプリの動かし方

CUDAってどんなもの? 『CUDA』は、NVIDIA社のGPUをグラフィック処理以外の汎用の計算用途に使えるようにするための、統合開発環境(コンパイラ等)とランタイムライブラリの集合です。 GPUの内部アーキテクチャは、CPUよりもコア数・スレッド数が大変多い構造になっています(数千スレッド~)。また、GPU上の処理を記述するには、CUDAが登場するより前には、 シェーディング言語といったグラフィック処理専用のプログラミング言語を使いこなす必要がありました。 こうした状況に対し、NVIDIA社はGPUのポテンシャルを簡単に引き出せるようにするべく、CUDAを提供してきました。CUDA環...
DL

NVLink BridgeでGPUを繋いでも1GPUにはなりません

『NVLink Bridgeで複数GPUを繋いだら、それらが1GPUとして扱えるようになるんでしょ?』という誤解をされているお客様をしばしばお見受けいたします。こちらの記事では、それが誤解であること、また、SLIやUnified Memoryといった関連する情報についても整理して解説いたします。間違った期待を抱いて失敗しないように、正しい理解を深めていきましょう。 GPUのメモリ空間は他デバイスから隔絶されています GPU上には演算するためのプロセッサと、データを一時的に置いておくためのメモリ(VRAM)が搭載されています。GPUのメモリを、CUDAで書かれたプログラムから利用するには、c...
計算化学

さようならicc、こんにちはicx

Intel社というと、世間一般ではCPUを中心としたハードウェアメーカーという印象が強いと思います。ですが Intel社には、CompilerやMPIといった、アプリケーション開発用ソフトウェアを提供している一面もあります。 科学技術用計算アプリケーションにおいて、最近はpython言語を用いて作成されたソースコードも増えましたが、C/C++言語やFortran言語で作成されている物はまだまだ非常に多い状況です。 この C/C++言語やFortran言語で書かれたソースコードをCompileする際、Intel社の提供している C/C++/Fortran用コンパイラ( Intel Compi...
計算化学

VASP 6.4.1:i-PIを用いて経路積分分子動力学

LAMMPSユーザーの場合は、古くからtoolsに含まれているのでi-PIをご存じの方は多いと思いますが、VASPのユーザーの場合、知らないという方も多いかと思います。 i-PI は、Python で書かれたab initio 経路積分分子動力学(PIMD)の Python インターフェイスです。原子間の相互作用の ab-initio、機械学習、または力場ベースの評価と併用するように設計されています。イオンの位置の問題と、原子間力を計算する問題を切り離すという目的の為に開発されました。i-PI がサーバーとして機能し、位置エネルギー、力、および圧力ビルアルの位置エネルギー部分の計算はi-...
計算化学

マシンに最適な Gaussian16 をインストールする手順

はじめに 以下では、Gaussian16 の Unix 向けバイナリ版のインストール手順を解説しています。 単に標準的な手順を知りたいだけであればGaussian社公式のインストール手順を読めば事足りるのですが、大学様の計算機センターなどで複数のバイナリをお持ちの場合に、お使いの計算機に適したバイナリを特定する方法や、そこで間違った際のエラーなど、補足情報も以下に記載しています。 計算機の性能を最大限に引き出すロジックを身に着けていただいて、ご業務の時短に活かしていただければ幸いです。 全体的に Gaussianのインストールにあたっては、Gaussian社の公式サイトにある Ins...
計算化学

VASP 6.4.1 : libxcの使用

VASP 6.4.1がリリースされました。実はvasp 6.3.0からlibxcが使用可能なのですが、vasp 6.4.1に最新のlibxc 6.1.0を組み込んで、libxcを使用した場合、実行時間が早くなるかを試験しました。 libxcに関しては、 をご参照下さい。 使い方は簡単で、インプット(INCAR)で GGA=PA としている部分を GGA = LIBXC LIBXC1 = GGA_X_PBE LIBXC2 = GGA_C_PBE と変更するだけで、VASPビルド時にlibxcが組み込んであれば、VASPの内部でlibxcが呼ばれて使用されます。VASPでの使い方等...
DL

サイバーエージェント社の日本語大規模言語モデルを動かしてみた

サイバーエージェント社の日本語大規模言語モデルをDGX-1(DGX-OS6)で動かしてみた。
HPC

第4世代 インテル Xeon スケーラブル・プロセッサー ベンチマーク

※2023年5月17日に改めて公開いたしました。 ベンチマーク報告書(PDF)のダウンロードはこちらからどうぞ! 概要 2023年1月10日(日本時間11日)、第4世代 インテル🄬 Xeon🄬 スケーラブル・プロセッサー(開発コード名:Sapphire Rapids)がリリースされました。「Intel 7」製造プロセスにより微細化され、1ソケットに最大56コアを搭載可能になったことに加え、CPU間のUPI接続がCPUあたり最大4本に増加し、その速度が16 GT/sに向上しました。また、新たにDDR5-4800のメモリに対応して、より太いメモリ帯域に進化しました。さらに、データ移動のための...
計算化学

VASP 6.4.1 : on the fly 機械学習力場

vasp 6.4.1がリリースされましたが、このバージョンで特に強化されているのが、機械学習力場の機能部分です。この機械学習力場を上手く活用すると、大変な計算時間の短縮になるので紹介します。 機械学習力場というと、「力場で計算した結果は信用出来ない」とか、「機械学習ならGPUが必要でしょ?高価なGPUは購入予定が無いので。」といった事を思われるかもしれません。力場の使用に関しては、自分が計算したい系を扱った力場で適切なものを選択するのが大変で、その選定や差異などをチェックするところでとても手間と計算リソースを消費する為、力場で計算する事で省力化可能より手間が大きくなりそうに思えるという事はあ...
HPC

RockportNetworks Durham Universityの導入事例の抄訳

この記事は、RockportNetworks社のBlogで紹介されているDurham University Explores a Better Way to Chart the Cosmosの抄訳です。
HPC

RockportNetworks McMaster Universityの導入事例の抄訳

この記事は、RockportNetworks社のBlogで紹介されているMcMaster University Unlocks the Mysteries of Fractureの抄訳です。 12ノードクラスタで適切なスケールで最高のパフォーマンスを提供します。 破壊解析は、橋梁や原子力発電所の亀裂の発生時期や発生場所の予測、水圧破砕やガラス切断などの工業プロセスの改善など、さまざまな分野で幅広く応用されています。 オンタリオ州ハミルトンにあるマクマスター大学の数学・統計学教授でカナダ研究主任のBlaise Bourdin博士は、20年にわたり、破壊のメカニズムと設計をよりよく理...
DL

NVIDIA H100, GeForce RTX 4090 MLベンチマーク公開

NVIDIA H100 と GeForce RTX 4090 の機械学習ベンチマーク報告書をこちらで公開しました。報告書の中では、これらのGPUに NVIDIA A100 と RTX 3090 を加えた計4種のGPUで、機械学習の学習性能を比較評価しています。 スペック情報 NVIDIA H100 PCIe、NVIDIA A100 PCIe、GeForce RTX 4090、GeForce RTX 3090 のスペック比較表は次のとおりです。CUDAコア数とGPU Boost時クロックが向上していることがわかります。 GPU型番 NVIDIA H100-PCI...
計算化学

第4世代 AMD EPYC プロセッサー ベンチマーク

ベンチマーク報告書(PDF)のダウンロードはこちらからどうぞ! 概要 2022年11月10日、第4世代 AMD EPYC™ プロセッサー(開発コード名:Genoa)がリリースされました。新マイクロアーキテクチャ「Zen 4」を採用し、5nm製造プロセスにより微細化されて、1ソケットで最大96コア、2ソケットで最大192コアという多コア構成が可能になったことに加え、DDR5-4800メモリに対応してメモリチャンネルが12本に増えたことでメモリ帯域も太く構成されている点が特長です。また、AVX-512命令に対応してAI・HPCワークロード向けに機能強化された他、キャッシュ階層と分岐予測の改善に...