CPU仕様・特長

2023年12月14日（日本時間15日）、第5世代 インテル🄬 Xeon🄬 スケーラブル・プロセッサー（開発コード名：Emelard Rapids）がリリースされました。
「Intel 7」製造プロセスにより微細化され、1ソケットに最大64コアを搭載可能になったことに加え、CPU間のUPI接続速度が20 GT/sに向上しました。
また、コア間で共有されるLast Level Cacheの容量を320MBに拡大、メモリアクセスを多用するAI,HPCワークロード向けに機能強化されています。
さらに、新たにDDR5-5600のメモリに対応、より太いメモリ帯域に進化しました。
前世代に比べ大幅な機能追加は少ないですが、着実に機能強化を継続しているインテル社の姿勢がうかがえます。

• 「Intel 7」製造プロセスにより微細化され、トップビンのSKU「Xeon Platinum 8593Q」では1ソケットに64コアを搭載しています。前世代は最大60コアでした。
• CPUソケット間の接続に用いられるUPIが、CPUあたり最大4本である点は前世代と同一ですが、UPI 速度が20 GT/sに向上しました（前世代は16 GT/s）。
• 前世代で組み込まれたアクセラレータ群である、AI系ワークロードの加速に有益なAdvanced Matrix Extensions（AMX）命令,ストリーミング型データ移動のためのアクセラレータData Streaming Accelerator（DSA）,Accelerator Interfacing Architecture（AiA）、暗号化やデータの圧縮/解凍のためのIntel Quick Assist Technologyは継続提供されています。
• コア間で共有される、最大320MBのLast Level Cacheが搭載されます。
• 本世代では、1ソケット、2ソケットのみ構成可能です。前世代は1ソケット、2ソケット、４ソケット、８ソケットの構成に対応していました。
• CPUあたりのメモリチャンネル数は前世代と同じ8本ですが、新たにDDR5-5600 MT/sのメモリに対応しました。
• Gen 5.0に対応したPCIeレーンが80本の搭載は前世代同様です。
• Compute Express Link（CXL）1.1 に対応し、ソケットあたり4つのCXLデバイスに対応しています。本世代より、CXL1.1 Type3に対応しました。これにより、CXLメモリから4チャンネルを、メインメモリから8チャンネルを、合計12チャンネルを確保し、帯域幅を重視したメモリ構成が可能になりました。