CPU仕様・特長

第 3 世代 インテル® Xeon® スケーラブル・プロセッサーのマイクロアーキテクチャには、IcelakeとCooperlakeがあります。

Icelakeは、10nm 製造プロセスの Sunny Cove コアを採用し、IPC（ Instruction per cycle；1 サイクルで実行できる命令数）が平均 18% 向上しています。
データキャッシュは 32KB から 48KB に、L2 キャッシュが 256KB から 512KB へと増加しています。CPU が処理を進めていくうえで行うメモリとデータとのマッピング、仮想アドレスから物理アドレスへの変換処理に対してL2 TLB、μOps キャッシュが増え、TLB の増加により前世代と比べて分岐予測の精度が向上しています。
Icelakeの命令実行ポート数は前世代と比べて 8 から 10 へと増加しています。これにより並列実行時の効率が向上しています。また AVX 動作時の動作クロック低下について一部改善されています。前世代から AVX256bit や AVX512bit 命令を使用すると動作クロックを引き下げる必要がありました。Icelakeでもまだ完全ではありませんが、256H / 512L 系の命令では動作クロックを下げずに実行することが可能です。
メモリは DDR4-3200 に対応し、CPU あたりのメモリチャンネル数が 6 から 8 へ増強しています。 アドレス可能なメモリ空間が、仮想メモリが 48bit から 57bit になり、物理メモリが 52bit に強化されています。これにより、アーキテクチャとしては最大 4PB の物理メモリに対応が可能です。
Icelakeが対応する拡張スロットはPCI-Express Gen4 に対応しています。（ただし Lewisburg R チップセット側は PCIe Gen3 にとどまります）

なお、対応ソケット数は、Icelakeの場合には１または２、Cooperlakeの場合には１または４または８になります。