AMD EPYC™ 9005シリーズプロセッサー

2024年10月10日（現地時間）、第5世代 AMD EPYC™ プロセッサー（開発コード名：Turin）の発売がアナウンスされました。本プロセッサーは最新の「Zen 5」と「Zen 5c」アーキテクチャを採用し、1ソケットに最大192コアを搭載可能です。ブースト周波数は最大5.0GHzで動作します。「Zen 5」アーキテクチャは前世代の「Zen 4」と比較して、エンタープライズおよびクラウドワークロードにおける1サイクルあたりの実行命令数（IPC）は最大17%向上し、AIおよびHPCにおいては最大37%向上しています。また、AVX-512命令はデータパスを512ビットに拡張したことにより、AIやHPC向け演算が加速します。さらに、新たにDDR5-6000のメモリに対応し、より太いメモリ帯域に進化しました。

• 「Zen 5」アーキテクチャは4nm製造技術を採用し計算性能が最適化されています。8コアと32MBの共有L3キャッシュから成るcore complex (CCX)を最大16個搭載することにより1ソケットに128コア搭載可能です。1コアあたりのL3キャッシュは4MBです。
• 「Zen 5c」アーキテクチャは3nm製造技術を採用し実装密度と電力効率が最適化されています。16コアと32MBの共有L3キャッシュから成るCCXを最大12個搭載することにより1ソケットに192コア搭載可能です。1コアあたりのL3キャッシュは2MBです。
• 最上位のSKU「EPYC 9965」では1ソケットに192コアが搭載されています。前世代では最大128コアでした。
• 最大ブースト周波数の最も高いSKU「EPYC 9575F」は最大5.0GHzで動作します。前世代では最大4.4GHzでした。
• AVX-512命令用のデータパスが前世代の「Zen 4」の256ビットから512ビットに拡張されたことにより、AVX-512命令のスループットが2倍に向上しました。
• 機密コンピューティングの機能として、前世代までに実装されたSecure Memory Encryption (SME), Secure Encrypting Virtualization (SEV)に加え、新たにTrusted I/Oに対応しました。
• 前世代と同様に、1ソケット、2ソケットのみ構成可能です。
• CPUあたりのメモリチャンネル数は前世代と同じ12本ですが、新たにDDR5-6000のメモリに対応しました。
• Gen 5.0に対応したPCIeレーンは前世代と変わらず、1ソケットでは128本、2ソケットでは160本です。
• Compute Express Link（CXL）2.0に対応しました。